Přednášky:
Digitální systémy, základní požadavky na číslicový systém, význam a použití programovatelných hradlových polí.
Přehled způsobů popisu digitálních obvodů, přehled jazyků HDL, přehled vývojových prostředí a syntetizátorů.
Základy syntaxe jazyka Verilog a SystemVerilog, srovnání s jazykem VHDL. Jednotky a konstrukční typy, moduly a jejich brány.
Verilog – Propojení a proměnné, skalární a vektorové signály, datové typy, výrazy a operátory.
Verilog - Přiřazovací příkazy, procedurální kód, rozhodovací příkazy, smyčky, modelovaní a inicializace paměťových prvků.
Verilog – strukturální styl popisu systému, vytvářeni hierarchických modelů.
Verilog - pokročilé prvky jazyka SystemVerilog, datové struktury, uniony, rozhraní.
Verilog - ověření funkce a testování, nastavení a řízení simulace, časová analýza.
Programovatelná hradlová pole – princip činnosti, IO piny a jejich vlastnosti, hodinové signály – oscilátory, konfigurace obvodů, programovací prostředky, konstrukční zásady.
Analogový výstup, digitální modulace, PWM, Sigma-Delta.
Stavové automaty, pokročilé sekvenční obvody.
IP, OpenCores a hardware s FPGA.
Základy jazyka VHDL, syntaxe, datové typy a signály
Laboratoře:
Úvod do problematiky digitálního návrhu, seznámení se s vývojovými prostředky.
Kombinační logické obvody – procvičení syntaxe a základních konstrukcí jazyka Verilog
Laboratorní úloha – úplná sčítačka, řešení včetně testování
Sekvenční logické obvody – způsoby zápisu chování obvodu, procesy a funkce
Laboratorní úloha – čítač
Test č. 1 - Ověření znalostí prvního části přednášek a cvičení.
Analogový výstup – digitální modulace, generování signálů PWM a další
Laboratorní úloha – sigma-delta modulátor
Stavové automaty – UART, I2C, komunikace s MCU
Laboratorní úloha – Aplikace UART a I2C sběrnice
Digitální systémy, základní požadavky na číslicový systém, význam a použití programovatelných hradlových polí.
Přehled způsobů popisu digitálních obvodů, přehled jazyků HDL, přehled vývojových prostředí a syntetizátorů.
Základy syntaxe jazyka Verilog a SystemVerilog, srovnání s jazykem VHDL. Jednotky a konstrukční typy, moduly a jejich brány.
Verilog – Propojení a proměnné, skalární a vektorové signály, datové typy, výrazy a operátory.
Verilog - Přiřazovací příkazy, procedurální kód, rozhodovací příkazy, smyčky, modelovaní a inicializace paměťových prvků.
Verilog – strukturální styl popisu systému, vytvářeni hierarchických modelů.
Verilog - pokročilé prvky jazyka SystemVerilog, datové struktury, uniony, rozhraní.
Verilog - ověření funkce a testování, nastavení a řízení simulace, časová analýza.
Programovatelná hradlová pole – princip činnosti, IO piny a jejich vlastnosti, hodinové signály – oscilátory, konfigurace obvodů, programovací prostředky, konstrukční zásady.
Analogový výstup, digitální modulace, PWM, Sigma-Delta.
Stavové automaty, pokročilé sekvenční obvody.
IP, OpenCores a hardware s FPGA.
Základy jazyka VHDL, syntaxe, datové typy a signály
Laboratoře:
Úvod do problematiky digitálního návrhu, seznámení se s vývojovými prostředky.
Kombinační logické obvody – procvičení syntaxe a základních konstrukcí jazyka Verilog
Laboratorní úloha – úplná sčítačka, řešení včetně testování
Sekvenční logické obvody – způsoby zápisu chování obvodu, procesy a funkce
Laboratorní úloha – čítač
Test č. 1 - Ověření znalostí prvního části přednášek a cvičení.
Analogový výstup – digitální modulace, generování signálů PWM a další
Laboratorní úloha – sigma-delta modulátor
Stavové automaty – UART, I2C, komunikace s MCU
Laboratorní úloha – Aplikace UART a I2C sběrnice