Návrh FPGA pro vestavné systémy
| Typ studia | navazující magisterské |
|---|---|
| Jazyk výuky | čeština |
| Kód | 450-4108/01 |
| Zkratka | FPGA |
| Název předmětu česky | Návrh FPGA pro vestavné systémy |
| Název předmětu anglicky | FPGA Design for Embedded Systems |
| Kreditů | 4 |
| Garantující katedra | Katedra kybernetiky a biomedicínského inženýrství |
| Garant předmětu | Ing. Vladimír Kašík, Ph.D. |
Subject syllabus
Přednášky:
1. Základní funkční bloky v logických obvodech. Programovatelné logické obvody PAL, GAL, FPGA, CPLD. Srovnání HW a SW realizace logických funkcí.
2. Architektura programovatelných obvodů FPGA. Řada Xilinx Spartan-6.
3. Způsoby návrhu FPGA a CPLD. Schématický návrh, jazyk VHDL pro popis logických struktur.
4. Návrh základních typů kombinačních logických obvodů: hradla, multiplexor, dekodér, sčítačka, komparátor.
5. Návrh základních typů sekvenčních logických obvodů: D-klopný obvod, datový a posuvný registr, čítače.
6. Hierarchický návrh číslicového systému.
7. Stavové automaty a jejich implementace v FPGA. Využití ve vestavěných řídicích systémech.
8. Implementace pamětí v FPGA. Bloková a distribuovaná paměť, vícebránové paměti.
9. Prvky DSP na platformě FPGA. Využití v lékařské přístrojové technice.
10. Návrh a použití IP maker. Core Generator.
11. Specifické prvky architektur FPGA. Obvody pro úpravu hodinového signálu, HW násobičky.
12. Přechodné děje v logických systémech. Synchronní a asynchronní návrh. Hazardy a jejich eliminace.
13. Podpůrné obvody pro realizaci logického systému s FPGA. Obvody pro napájení a styk s okolím.
Laboratoře:
1. Seznámení s obsahem cvičení a podmínkami pro zápočet. Úvod do vývojového prostředí Xilinx ISE. Vývojová deska Nexys-3, -4. Projekt „světelný had“.
2. Vývojové prostředí Xilinx ISE: Project navigator, schématický návrh, HDL editor. Syntéza a implementace návrhu.
3. Příklad kombinačního logického obvodu: aritmetická jednotka. Zadání samostatné úlohy.
4. Synchronní návrh logických systémů, připojení hodinového signálu, oddělovač GBUF.
5. Příklady sekvenčních logických obvodů. Návrh čítačů.
6. Xilinx ISE: Hierarchická struktura návrhu, sběrnice, logický simulátor, implementace návrhu. časová simulace, časová analýza.
7. Implementace stavového automatu v FPGA. Pokračování na samostatné úloze.
8. Xilinx ISE: Implementace sériového rozhraní v FPGA.
9. Pokračování na samostatné úloze.
10. Pokračování na samostatné úloze.
11. Příklady návrhu základních funkčních bloků. Pokračování na samostatné úloze.
12. Pokračování na samostatné úloze. Implementace a ladění projektu na vývojové desce.
13. Seminář: Odevzdání a obhájení samostatného projektu, udělení zápočtu.
1. Základní funkční bloky v logických obvodech. Programovatelné logické obvody PAL, GAL, FPGA, CPLD. Srovnání HW a SW realizace logických funkcí.
2. Architektura programovatelných obvodů FPGA. Řada Xilinx Spartan-6.
3. Způsoby návrhu FPGA a CPLD. Schématický návrh, jazyk VHDL pro popis logických struktur.
4. Návrh základních typů kombinačních logických obvodů: hradla, multiplexor, dekodér, sčítačka, komparátor.
5. Návrh základních typů sekvenčních logických obvodů: D-klopný obvod, datový a posuvný registr, čítače.
6. Hierarchický návrh číslicového systému.
7. Stavové automaty a jejich implementace v FPGA. Využití ve vestavěných řídicích systémech.
8. Implementace pamětí v FPGA. Bloková a distribuovaná paměť, vícebránové paměti.
9. Prvky DSP na platformě FPGA. Využití v lékařské přístrojové technice.
10. Návrh a použití IP maker. Core Generator.
11. Specifické prvky architektur FPGA. Obvody pro úpravu hodinového signálu, HW násobičky.
12. Přechodné děje v logických systémech. Synchronní a asynchronní návrh. Hazardy a jejich eliminace.
13. Podpůrné obvody pro realizaci logického systému s FPGA. Obvody pro napájení a styk s okolím.
Laboratoře:
1. Seznámení s obsahem cvičení a podmínkami pro zápočet. Úvod do vývojového prostředí Xilinx ISE. Vývojová deska Nexys-3, -4. Projekt „světelný had“.
2. Vývojové prostředí Xilinx ISE: Project navigator, schématický návrh, HDL editor. Syntéza a implementace návrhu.
3. Příklad kombinačního logického obvodu: aritmetická jednotka. Zadání samostatné úlohy.
4. Synchronní návrh logických systémů, připojení hodinového signálu, oddělovač GBUF.
5. Příklady sekvenčních logických obvodů. Návrh čítačů.
6. Xilinx ISE: Hierarchická struktura návrhu, sběrnice, logický simulátor, implementace návrhu. časová simulace, časová analýza.
7. Implementace stavového automatu v FPGA. Pokračování na samostatné úloze.
8. Xilinx ISE: Implementace sériového rozhraní v FPGA.
9. Pokračování na samostatné úloze.
10. Pokračování na samostatné úloze.
11. Příklady návrhu základních funkčních bloků. Pokračování na samostatné úloze.
12. Pokračování na samostatné úloze. Implementace a ladění projektu na vývojové desce.
13. Seminář: Odevzdání a obhájení samostatného projektu, udělení zápočtu.
E-learning
Materiály jsou dostupné v https://lms.vsb.cz/.
Literature
Kašík, V.: Programování hradlových polí. Učební text a návody do cvičení. VŠB-TUO, FEI, 2012.
Šťastný, J.: FPGA prakticky. BEN - technická literatura, 2011. ISBN: 978-80-7300-261-9.
Pinker, J. – Poupa, M.: Číslicové systémy a jazyk VHDL. BEN - technická literatura, 2006. ISBN: 80-7300-198-5.
Parnell, K. – Mehta, N.: Programmable Logic Design Quick Start Handbook. 4th ed. [s.l.]: Xilinx Inc., 2003. 225 s.
Ashenden, P.J.: The Designer's Guide to VHDL. San Francisco(USA): Morgan Kaufmann Publishers, 1999. 688 s. ISBN 1-55860-270-4 .
Šťastný, J.: FPGA prakticky. BEN - technická literatura, 2011. ISBN: 978-80-7300-261-9.
Pinker, J. – Poupa, M.: Číslicové systémy a jazyk VHDL. BEN - technická literatura, 2006. ISBN: 80-7300-198-5.
Parnell, K. – Mehta, N.: Programmable Logic Design Quick Start Handbook. 4th ed. [s.l.]: Xilinx Inc., 2003. 225 s.
Ashenden, P.J.: The Designer's Guide to VHDL. San Francisco(USA): Morgan Kaufmann Publishers, 1999. 688 s. ISBN 1-55860-270-4 .
Doporučená literatura
The Programmable Logic Databook , Xilinx Inc., 1999.
Bernard, J.B. - Hugon, J. - Le Corvec, R.: Od logických obvodů k mikroprocesorům. SNTL, Praha, 1988.
Berge, J.: VHDL Designer's Reference. Dordrecht, Kluwer Academic, 1992.
Mirkowski, J. - Kapustka,M. - Skowroński, Z. - Biniszkiewicz, A.: EVITA Interactive VHDL Tutorial REV.2.1. Henderson, ALDEC, Inc., 1998.
Kilts, S.: Advanced FPGA Design. John Wiley and Sons Ltd, 2007. ISBN: 9780470054376.
Bernard, J.B. - Hugon, J. - Le Corvec, R.: Od logických obvodů k mikroprocesorům. SNTL, Praha, 1988.
Berge, J.: VHDL Designer's Reference. Dordrecht, Kluwer Academic, 1992.
Mirkowski, J. - Kapustka,M. - Skowroński, Z. - Biniszkiewicz, A.: EVITA Interactive VHDL Tutorial REV.2.1. Henderson, ALDEC, Inc., 1998.
Kilts, S.: Advanced FPGA Design. John Wiley and Sons Ltd, 2007. ISBN: 9780470054376.