Programmable Logical Devices

Přednášky:
Vývojový systém pro programovatelné logické obvody, jednotlivé fáze návrhu, základní prvky jazyka HDL.
Vývojový systém pro programovatelné logické obvody, základní příkazy jazyka HDL.
Vývojový systém pro programovatelné logické obvody, základy nezávislosti návrhu od konkrétního obvodu.
Vývojový systém pro programovatelné logické obvody,
zápis sekvenčních obvodů.
Charakteristika programovatelných prvků, kategorizace podle jednotlivých kriterií, definice pojmů, použitá symbolika.
Programovatelné obvody typu PROM, PLA a PAL, použití jednotlivých obvodů.
Programovatelné logické obvody na základě buněk typu CPLD, FPGA.
Elektrické základy návrhu číslicových systémů.

Elektrické základy návrhu číslicových systémů.
Aplikace zásad snadné diagnostiky navrženého obvodu podle doporučení IEEE 1149.1, základní filosofie testování, základní stavební prvky, aplikace v PLD.
Vývojový sytém pro programovatelné logické obvody, formy výstupu, JEDEC formát.
Polozákaznické obvody - standardní buňky, hradlová pole, principy návrhu. Historie vývoje programovatelných logických obvodů, ekonomická pohled na jejich používání.
Analogové programovatelné obvody.
Nové poznatky z dané oblasti.


Projekty:
Návrh kombinačního logického obvodu.
Návrh dekvenčního logického obvodu.
Realizace návrhu.

Počítačové laboratoře:
Seznámení se systémem překladu HDL. Bezpečnostní školení.
Seznámení se systémem překladu HDL.
Seznámení se systémem překladu HDL.
Seznámení se systémem překladu HDL.
Zadání úkolu č. 1 - nárh kombinačního logického obvodu. Zadání úkolu č. 3 - realizace jednoho z návrhu.
Řešení.
Řešení.
Řešení.

Hodnocení zadání č. 1. Zadání úkolu č. 2 - návrh sekvenčního logického obvodu.
Řešení.
Řešení.
Řešení.
Hodnocení zadání č. 2.
Hodnocení úkolu č. 3.