Programování hradlových polí

Programování hradlových polí
455-0094/01
čeština

Anotace

Cílem předmětu je seznámit studenty s moderními prostředky pro návrh a realizaci složitých logických obvodů. Náplň výuky koresponduje s požadavky na vysokou hustotu integrace, obvodovou rychlost, nízkou energetickou spotřebu a spolehlivost logických obvodů. Po absolvování předmětu jsou studenti schopni zvolit pro řešený úkol vhodné vývojové prostředky a provést návrh a implementaci kombinačních a sekvenčních logických funkcí na základě zadaných požadavků. Následně jsou schopni logický návrh odladit v logickém simulátoru. Vstupní návrh přitom zadávají ve formě schématu, stavového diagramu nebo popisu v jazyce VHDL.
Předmět se zabývá technikou návrhu programovatelných logických součástek, především typu FPGA a CPLD. Na několika představitelích je popsána vnitřní architektura těchto součástek. Do návrhových technik je zařazen popis obvodů pomocí schématu, stavového diagramu i jazyka VHDL. Zvláštní pozornost je věnována některým specifickým aspektům použitých technik: synchronní návrh, inkrementální návrh, synchronní návrh, hierarchické struktury návrhu, a další. Na cvičeních se studenti seznámí s vývojovým prostředím pro návrh, simulaci a implementaci projektu. Zároveň si experimentálně ověří dosažené výsledky na vývojových deskách.

Povinná literatura

Líška, M. - Šulo, V - Strelec, J.: Programovatelná logická pole. Praha, Grada a.s., 1993, ISBN: 80-85623-26-9.
The Programmable Logic Databook , Xilinx Inc., 1999.
Bernard, J.B. - Hugon, J. - Le Corvec, R.: Od logických obvodů k mikroprocesorům. SNTL, Praha, 1988.
Berge, J.: VHDL Designer's Reference. Dordrecht, Kluwer Academic, 1992.
Mirkowski, J. - Kapustka,M. - Skowroński, Z. - Biniszkiewicz, A.: EVITATM Interactive VHDL Tutorial REV.2.1. Henderson, ALDEC, Inc., 1998.

Doporučená literatura

K tomuto předmětu nebyla specifikována doporučená literatura.

zpět na vyhledávání

Jazyk výuky	čeština
Kód	455-0094
Zkratka	PHP
Název předmětu česky	Programování hradlových polí
Název předmětu anglicky	Programmable Logic Devices
Garantující katedra	Katedra měřicí a řídicí techniky
Garant předmětu	Ing. Vladimír Kašík, Ph.D.